

日本国特許庁

PATENT OFFICE JAPANESE GOVERNMENT

別紙添付の書類は下記の出願書類の謄本に相違ないことを証明する。 This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1999年5月18日

出 願 番 号 Application Number: PCT/JP99/02564

出 願 人 Applicant (s):

株式会社ティ・アイ・エフ

池田孝市

池田 毅

2000年 12月 15日

特許庁長官

Commissioner, Patent Office



## 特許協力条約に基づく国際出願

## 願

出願人は、この国際出願が特許協力条 約に従って処理されることを請求する。

株式PCT/RO/101 (第1月紙) (1998年7月)

	型官庁記入欄 ———
国際出題日	18.5.99
(受付印)	受領印
出版人又は代票人の書類記号	NSDOSSD

(希望于5場合、最大12字) NOPU 第1欄 発明の名称 半導体装置およびその製造方法 第 互機 出順人 この個に記載した者は、 氏名(名称)及びあて名:(姓・名の順に記載:故人は公式の完全な名称を記載:あて名は郷便書号及び国名も記載) 登別者でもある。 童話番号: 03-3778-0611 株式会社 ティ・アイ・エフ T. I. F. Co., Ltd. ファクシミリ番号: 〒143-0023 日本国東京都大田区山王2丁目5番6-213 5-6-213, San-no 2-chome, Ohta-ku, Tokyo 143-0023 JAPAN 加入電信番号: (E) (E) :日本国 JAPAN 四篇 (四名): 日本国 JAPAN この機に記載した者は、次の 造記機に記載した指定国 ▼ 米国を除くすべての指定国 米国のみ すべての推定国 指定性についての出版人である: 第Ⅲ欄 その他の出版人又は発明者 氏名(名称)及びあて名:(姓・名の順に記載;法人は公式の完全な名称を記載;あて名は輝便書号及び国名も記載) この機に記載した者は 次に独当する: IKEDA Kouichi 池田 孝市 出機人のみである。 〒943-0834 日本国新潟県上越市西城町二丁目5番13 5-13, Nishishiromachi 2-chome, Jouetsu-shi, Niigata ✓ 出顧人及び発明者である。 943-0834 Japan 発明者のみである。 (ここにレ印を付したとき)は、以下に記入しないこと) (明 (四4):日本国 JAPAN (日本):日本国 JAPAN この機に記載した者は、次の ▼ 米国のみ 迫記機に記載した推定国 米国を除くすべての指定国 すべての指定国 **権定領についての出願人である:** ▼ その他の出版人又は発明者が絞束に記載されている。 代理人又は共通の代表者、通知のあて名 共通の代表者 **V** 代理人 次に記載された者は、国際機関において出版人のために行動する: 氏名(名称)及びあて名:(姓・名の順に記載;法人は公式の完全な名称を記載;あて名は輝便書号及び国名も記載) 就話番号: 03-3362-6791 10317 弁理士 雨貝 正彦 AMAGAI Masahiko 〒160-0023 日本国東京都新宿区西新宿7丁目7番26号 ファクシミリ番号: ワコーレ新宿第1ビル803号室 雨貝特許事務所 03-3362-6792 Amagai Tokkyo Jimusyo, Wacore Shinjuku Daiichi-Build. 803, 7-26, nishishinjuku 7-chome, Shinjuku-ku, Tokyo 160-0023 Japan 加入電信番号:

| 通知のためのあて名:代理人又は共通の代表者が遺任されておらず、上配仲内に仲に通知が送付されるあて名を記載している場合は、レ印を付す

_		
2	-	•
<i>Z</i> .		
 <del></del>		7

存Ⅲ相の総合	その他の出願人又		·				
	この配集を使用した	ないときは、この用数	を顧客に含めない	いこと。		1 - 4 -	
	<del>к сомкий: илиглож</del> КЕРА Таке:		'名以集使香节及'	uma 5 e			こ記載した者は、 当する:
〒143-0023 日本	<b>  国東京都大田区山王</b>	2丁目5番	$6 - 2 \cdot 1 \cdot 3$	3			出願人のみである。
5-6-213, San-n	o 2-chome, Ohta-ku,	Токуо 143-	UUZS JAPA	<b>3.1</b> 1		V	出願人及び発明者である。
							始明者のみである。 <i>(ここにレ印を付したとき</i> <i>は、以下に起入しな</i> いこと
第(図名): 日本国	JAPAN	(1	語(四名):	日本国	₫ JA	PA	N
の側に記載した者は、次の	十ペての指定国	米国を除くす	一べての指定性	V	米国のみ		追記機に記載した指定国
(定復についての出版人であ ・久(名称)及びあて名: (	る: 佐・名の順に記載:佐人は公式の完	204#EE#; 81	名片篇使言号及	UMAGE	W)		に記載した者は、 当する:
	•	·				A CE	970:
							出版人のみである。
							出顧人及び発明者である。
							発明者のみである。 <i>(ここにレ印を付したとき は、以下に配入しないこと</i>
	:					j	
						<u> </u>	
<b>三篇(四名)</b> :		1	生所(固名):			!	
この個に記載した者は、次の	1 1丁へての何足国		注所 <i>(国名)</i> :		米国のみ	· 🗀	追記機に記載した推定国
この機に記載した者は、次の	1 1丁へての何足国	*国を除く	すべての指定国				に記載した者は、
この機に記載した者は、次の	しょう サベモの何を国	*国を除く	すべての指定国				·
この機に記載した者は、次の	しょう サベモの何を国	*国を除く	すべての指定国				に記載した者は、
この機に記載した者は、次の	しょう サベモの何を国	*国を除く	すべての指定国				に記載した者は、 送する:
この機に記載した者は、次の	しょう サベモの何を国	*国を除く	すべての指定国	COME 6 M			に記載した者は、 (当する: 出顧人のみである。 出顧人及び発明者である。 発明者のみである。
この機に記載した者は、次の	しょう サベモの何を国	*国を除く	すべての指定国				に記載した者は、 (当する: 出顧人のみである。 出顧人及び発明者である。 発明者のみである。
この欄に記載した者は、次の 物定院についての出版人であ 氏名(名称)及びあて名:	しょう サベモの何を国	米国を除く・	すべての指定国	( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( ) ( )			に記載した者は、 (当する: 出顧人のみである。 出顧人及び発明者である。 発明者のみである。
この機に記載した者は、次の	の	米国を除く・	すべての指定国 で名は軍役番号が 住所(国名):	E V W & & 1			に記載した者は、 (当する: 出版人のみである。 出版人及び発明者である。 発明者のみである。 (ここにレ印を付したと は、以下に起入しないこ
この欄に記載した者は、次の 物定間についての出版人でお 氏名(名称)及びあて名: この欄に記載した者は、次の 物物間についての出版人で	の ・本の順に記載:法人は公式の対 ・本の順に記載:法人は公式の対 ・・本の相に記載:	米国を除く・	すべての指定国 で名は単便書号が 住所(国名): すべての指定国		米国のみ	A   C   B   C   C   C   C   C   C   C   C	に記載した者は、 送当する: 出顧人のみである。 出顧人及び発明者である。 発明者のみである。 (ここにレリ印を付したとした。 は、以下に起入しないこ 連記機に記載した権定関
この欄に記載した者は、次の 物定間についての出版人でお 氏名(名称)及びあて名: この欄に記載した者は、次の 物物間についての出版人で	の すべての格定国	米国を除く・	すべての指定国 で名は単便書号が 住所(国名): すべての指定国		米国のみ	A   C   B   C   C   C   C   C   C   C   C	に記載した者は、 当する: 出版人のみである。 出版人及び発明者である。 発明者のみである。 <i>(ここにレ印を付したとは、以下に記入しないこ</i> 遠記機に記載した権定国
この欄に記載した者は、次の 物定間についての出版人でお 氏名(名称)及びあて名: この欄に記載した者は、次の 物物間についての出版人で	の すべての格定国	米国を除く・	すべての指定国 で名は単便書号が 住所(国名): すべての指定国		米国のみ	A   C   B   C   C   C   C   C   C   C   C	に記載した者は、 当する: 出版人のみである。 出版人及び発明者である。 交明者のみである。 (ことにレロを付したとない。 は、以下に記入しないこ 通記機に記載した権定国 配に記載した者は、 実当する: 出版人のみである。
この欄に記載した者は、次の 物定間についての出版人でお 氏名(名称)及びあて名: この欄に記載した者は、次の 物物間についての出版人で	の すべての格定国	米国を除く・	すべての指定国 で名は単便書号が 住所(国名): すべての指定国		米国のみ	A   C   B   C   C   C   C   C   C   C   C	に記載した者は、 当する: 出版人のみである。 出版人及び発明者である。 発明者のみである。 (ここにいわらしたとこ は、以下に記入しないこ 連記機に記載した権定国際に記載した者は、  実当する: 出版人のみである。
この欄に記載した者は、次の 物定間についての出版人でお 氏名(名称)及びあて名: この欄に記載した者は、次の 物物間についての出版人で	の すべての格定国	米国を除く・	すべての指定国 で名は単便書号が 住所(国名): すべての指定国		米国のみ	A   C   B   C   C   C   C   C   C   C   C	に記載した者は、 (当する: 出版人のみである。 出版人及び発明者である。 発明者のみである。 (ここにレヤ印を付したとこ は、以下に起入しないこ 通記機に記載した権定国 順に記載した者は、 (当する:
この欄に記載した者は、次の 物定間についての出版人でお 氏名(名称)及びあて名: この欄に記載した者は、次の 物物間についての出版人で	の すべての格定国	米国を除く・	すべての指定国 で名は単便書号が 住所(国名): すべての指定国	及び組名も	米国のみ	A   C   B   C   C   C   C   C   C   C   C	に記載した者は、 (当する: 出願人のみである。 出願人及び発明者である。 発明者のみである。 (ここにレアを付したとことが、以下に起入しないことが、以下に起入しないことがである。) は、以下に起入しないことがである。 出版人のみである。 出版人のみである。 発明者のみである。
この欄に記載した者は、次の 物定院についての出版人で表 氏名(名称)及びあて名: この欄に記載した者は、次の 相定関についての出順人で 氏名(名称)及びあて名:	の すべての相定国 すべての相定国 (佐・名の順に記載:佐人は公式の美 ある: (佐・名の順に記載:佐人は公式の)	□ 米国を除く 全な名称を記載: あ -   *国を除く -   *国を除く -	すべての指定国 で名は郵便番号3 住所(個名): すべての指定国 で名は郵便番号。	及び国名名	米国のみ	A   C   B   C   C   C   C   C   C   C   C	に記載した者は、 (当する: 出願人のみである。 出願人及び発明者である。 発明者のみである。 (ことないのとないとないとないとない。 は、以下に起入しないこ 連記機に記載した権定協 間に記載した者は、 支当する: 出願人のみである。

野マ和郷	国の指定								
規則 4.9(1)	の以定に基づき次の指定を行う(放資するロにレ印を付すこと: 少	なくとも1つのロドレ印を付すこと)。							
	広域特許								
AP	ARIP 〇中学日午: GFIガーナ Ghana, GI MW マラウイ kalevi, SID スーゲン Sudan, SIZ Ziedosbee, 及びハラレブロトコルと特許協力条約の締約国である他								
]	ユー・ラシア中学音午: AMI アルメニア Armenia, A Z アゼルバイジャン Azerbai jan, B Y ベラルーン Belarus, K C キルギス Kyrgyastan, K Z カザフスタン Kazakhstan, MID モルドヴァ Republic of Moldova, R U ロシア Russian Federation, T J タジキスタン Tajikistan, T M トルクメニスタン Turkmenistan, 及びユーラシア特許条約と特許協力条約の締約国 である他の国								
	日 一 ロ シノベ中学者午: A. T オーストリア Austria, B. E. ベルギー Belgium, C. H. and L. I. スイス及びリヒテンシュケイン Switzorland and Licohtenstein, C. Y. キプロス Cyprus, D. E. ドイツ Germany, D. K. デンマーク Denmark, E. S. スペイン Spain, F. I. フィンランド Finland, F. R. フランス France, G. B. 英国 United Kingdom, G. R. ギリシャ Greece, I. E. アイルランド Ireland, I. T. イタリア Italy, L. U. ルクセンブルグ Luxesbourg, M. C. モナコ Monaco, N. L. オラング Nothorlands, P. アポルトガル Portugal, S. E. スウェーデン Sweden, 及びヨーロッパ特許条約と特許協力条約の締約国である他の国								
	OAPI 中等字: BF ブルキナ・ファン Burkins Faso, BJ ベナン Benia, CF 中央アフリカ Central African Ropublic, C コーメゴー Congo, CI コートジボアール Côted Ivoire, CM カメルーン Cameroon, GA ガボン Gabon, C II ギニア Guines, MIL マリ Mall, IM R モーリタニア Mauritania, IM E ニジェール Niger, S Nセネガル Senegal, T D チャード Chad, T G トーゴー Togo, 及びアフリカ知的所有権機構のメンバー国と特許協力条約の締約国である他の国 (他の意識の保護又は最級いを求める場合には点象上に記象する)								
	 午 (他の確領の保護又は取扱いを求める場合には点集上に記載する)								
	TAMET Albania	LT J-7 Lithuania							
		L U NOTENTAN Luxesbourg							
	TNATA America	LV 7-1-747 Latvia							
; <del></del>	オーストリア Austria								
<u>, —                                     </u>	オーストラリア Australia	MD ENFOY Republic of Moldova							
	アゼルバイジャン Azorbaijan	MG マダガスカル Madagascar							
BA	ポスニア・ヘルツェゴヴィナ Bosnia and Herzegovina	Republic of Macedonia							
	バルバドス Barbados	MN モンゴル Mongolia							
1 — —	ブルガリア Bulgaria	☐ MW マラウイ Halari							
1 —		MX /+>= Nexico							
	ブラジル Brazil	NO /-Noz- Norway							
1 ==	ペラルーシ Belarus	NZ ==- · · · · · · · · · · · · · · · · · ·							
	、カナダ Canada	PL #-5×F Poland							
LCH	【 and 】」 I スイス及びリヒテンシュタイン Switzerland and Liechtenstein								
		PT #N+#N Portugal							
	中国 Chins	ROA-7=7 Romania							
	キューバ Cuba	RU DV7 Russian Federation							
1	チェッコ Csech Republic	SD x-9v Sudan							
	ドイツ Germany	SE スウェーデン Sweden							
	デンマーク Denmark	□ S G シンガポール Singapore							
	エストニア Estonia	S I Zuffz=7 Slovenia							
ES	スペイン Spain	SK ZD 77 77 Slovakia							
FI	フィンランド Finland	□ S L シエラ・レオーネ Sierra Leone							
I	英國 United Kingdom	□ T J タジキスタン Tajikistan							
GE	フルジア Goorgia	■ TMトルクメニスタン Turkmenistan							
	「ガーナ Ghana	TR   N= Turkey							
1	ゴガンピア Gambia	□ T T トリニダッド・トバゴ Trinidad and Tobago							
	アギニア・ビサオ Guinea-Bissau	□ UA ウタライナ Ukraine							
	2 クロアチア Croatia	UG ウガング Uganda							
	ファンガリー Hungary	US 米国 United States of America							
1	フ ハンヌリー Hungary	U S AR United States of America							
	ン インドネンア Indonesia - イスラエル israel	□ ひ ヱ ウズベキスタン Usbekistan							
		□ V N ヴィエトナム Viet Nam							
	B アイスランド Iceland	YU 2-3-27417 Yugoslavia							
	日本 Japan								
	ケニア Kenya	□ ZW ジンパブエ Ziebabwe							
	・ キルギス Kyrgyzstan	以下の口は、この様式の進行後に特許協力条約の締約値となった国を指定(国							
	K MACH Republic of Kores	内特許のために)するためのものである							
	こ カザフスタン Kazakhstan								
1 —	こ セント・ルシア Saint Lucia								
LE	に スリ・ランカ Sri Lenka								
	と ソベリア Liboria								
	B レント Lesotho								
ļ	· · · · · · · · · · · · · · · · · · ·								
確認の指定の	在書:出版人は、上紀の指定に加えて、規則 4.9(b)の規定に基っ	づき、特許協力条約の下で認められる他の全ての国の相定を行う。ただし、この宝							

		4	Į					_	,

第VI相關 使先相	主班 门 (	1の優先権の主張(先の出職)が当	記機に記載されている	
先の出顧日	先の出鎖番号		先の出意	
(月. 月. 年)	eere man mir	国内山脈 : 国 名	広域出版 : 本広域官庁名	国家出版 : 受理官庁名
(1)	平成10年特許願			, , , , , , , , , , , , , , , , , , ,
19.05.98	第153818号	l		•
(2)	第133616号			<u></u>
(2)				
(3)				
事務局へ近付することを	、受産省庁(日本国特許庁の長官	·		
* 生の出願が、AR I POの ればならない (規則 4. · 1	特許出版である場合には、その気 0(b)(ii))。 追記版を参照。	の出願を行った工業所有権の保護	こうさい こうしゅう はい	とも1ヶ国を追忆機に表示しなり
9万 VII 村間 「図 ISK ING	<b>並機関</b>			
国際調査機関	ISA) の選択	先の間。強和原の利用を 国際開業機関によって既に実施と	引用 讃水: 当該関 (は前水されている場合)	奎の照会(先の間主が、
	·	出版日(日. 月. 年)	出職番号	国名(又は広城官庁)
		***************************************		
ISA/	J P		. •	
975 V皿 村帆 用孔 - 白- 村株	1: 出順の言語			
この国際出版の用紙の枚数はど	くのとおりである。 この国語		F繋が転付されている。	
顧客 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・	··· 4 # 1. [	V 手散特計算用紙	5. 医先椎音類(上記	第VI橋の( )の番号を記載する)
明細書(配列表を除く)・・	9 ★ [	──	· ·	
鏡求の範囲 ・・・・・・		── 印載を励付した書画 回察事務局の口度への製込み4 ・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・・		(部駅に使用した倉部名を記載す
要約者 ・・・・・・・		別個の記名押印された委任状		は他の生物材料に関する書面
	5 🗱 3. 🗍	包括委任状の写し	8.  スクレオテド又は (フレキシブルデ	アミノ酸配列表 ィスク)
明細書の配列表・・・・・	··· 0 # 4. [	記名押印(署名)の説明書	9. 🗸 その他 (書類名を	
<del></del>	21 *	٠,	優先檔書	類送付請求書
要約書とともに提示する閩閩		国際出願の使用言語名: 日	本語	
海IX機 提出名				
各人の氏名(名称)を記載し、	、その後に押印する。			
	A) ERRA		•	
雨貝 正彦	(后是強)			
	V/差尹	,		•
L				
1. 国際出版として提出され	た各類の実際の受理の日	一 受理官庁記入村		2. 國面
				受理された
3. 国際出版として提出され	た書類を補完する書類又は国選で	<b>あって</b>	•	
	たものの実際の受理の日(訂正日 2)に基づく必要な補充の期間内の			一 不足図面がある
**************************************	-,	eminate to		
5. 山脈人により特定された	ISA/JP	6. 第董爭欺奸	米払いにつき、国際調査機関に	<b>-</b>
国際創主機関	194/ 15	英型用率し	を送付していない	
·		- 回談事務局記入		
			· .	
記録原本の受理の日	(最終用款) (1998年7月		·	·

#### 明細書

## 半導体装置およびその製造方法

### 技術分野

本発明は、メモリ基板やマザーボードなどに実装可能な半導体装置およびその 製造方法に関する。

### 背景技術

半導体ウエハから切り出されたメモリチップ等の半導体チップは、バッケージングされた状態でプリント基板等に実装されるのが一般的である。ところが、パッケージの外形寸法は、各種の半導体チップ自体のサイズに比べてかなり大きいため、プリント基板等に実装可能なパッケージの数には一定の制限がある。

一方、最近では、複数の半導体チップを基板上に実装したマルチチップモジュール (MCM) が普及しつつある。このマルチチップモジュールを用いることにより、①実装面積の小型化およびこれに伴う軽量化、②高密度配線およびベアチップ実装による高性能・高速化、③高信頼性の確保等が可能になる。

ところで、上述した高密度実装が可能なマルチチップモジュールにおいては、 複数の半導体チップを1つの基板上に実装するため、各半導体チップの不良率が 累積されてモジュール全体としての不良率が大きくなる。例えば、4個のメモリ チップを1つのモジュール基板に実装する場合には、1つのメモリチップが不良 であってもモジュール全体の不良となる。したがって、不良となったメモリチッ プを交換するリベア作業を行ったり、このモジュール全体を不良品として廃棄す る等の処置を施す必要があり、歩留まりが悪く、しかも無駄が多かった。また、 複数の半導体チップを1つの基板上に実装する場合には、それぞれの半導体チッ プを1個ずつ基板に実装するため、製造工程が複雑になっていた。

#### 発明の開示

本発明は、このような点に鑑みて創作されたものであり、その目的は、高密度

実装が可能な半導体装置を製造する際の不良率を低減することができ、しかも工程の簡略化が可能な半導体装置およびその製造方法を提供することにある。

本発明では、半導体ウエハに複数の同一の半導体チップ(好ましくはメモリチップ)を形成した後に、あるいはこれらの半導体チップに対して配線、樹脂封止、端子形成を行った後に、各半導体チップの良否検査を行い、その結果に応じて1 あるいは複数個を単位として半導体チップを切り分けることにより半導体装置が形成される。良否検査の結果に応じて半導体チップの切り分けを行っているため、複数個の半導体チップによって構成される高密度実装が可能な半導体装置を製造したときに、その中の一部の半導体チップが不良品であるために半導体装置全体が不良品になるということがなく、半導体装置を製造する際の不良率を低減することができる。また、複数個の半導体チップからなる半導体装置をその後の工程で用いることができるため、単一の半導体チップからなる半導体装置を複数個組み合わせて用いる場合に比べて、その後の工程を簡略化することができる。

特に、半導体ウエハに形成された各半導体チップに対して配線、樹脂封止、端 子形成からなる実装工程を実施することにより、各半導体チップを個別に切り分 けた後にこの実装工程を実施する場合に比べてさらなる工程の簡略化が可能にな る。

また、良否検査の結果に応じた半導体チップ、特にメモリチップの切り分けは、4個が可能な場合には4個をひとまとまりとして、4個が不可能であって2個が可能な場合には2個をひとまとまりとして、2個が不可能な場合には1個ずつ行うことが好ましい。このように、多数個取りを優先させることにより、より大きな単位の(4個取りの)半導体装置を無駄なく効率よく製造することができる。

# 図面の簡単な説明

- 図1は、第1の実施形態のメモリモジュールの製造工程を示す図、
- 図2は、半導体ウエハに形成されるメモリチップの概略を示す図、
- 図3は、半導体ウエハに形成されたメモリチップの切り分け方法の一例を示す図、
  - 図4は、第2の実施形態のメモリモジュールの製造工程を示す図、

図5は、CSP実装されたメモリチップの拡大断面図、

図6は、相互に接続される各メモリチップ間の接続状態を示す図である。

## 発明を実施するための最良の形態

以下、本発明を適用した第1の実施形態のメモリモジュールについて、図面を 参照しながら具体的に説明する。図1は、本実施形態のメモリモジュールの製造 工程を示す図である。

まず、図1(a)および(b)に示すように、例えばシリコン単結晶の薄片である半導体ウエハ2を導入し、この半導体ウエハ2に同一のメモリチップ1を形成する(第1の工程)。図1(b)の点線で囲まれた各領域は、メモリチップ1の1単位(切り分けの最小単位)を示しており、半導体ウエハ2には、複数のメモリチップ1が形成される。

図2は、半導体ウエハ2に形成されるメモリチップ1の概略を示す図である。 図2に示すように、メモリチップ1は、所定の大きさの半導体ウエハ2と、この 半導体ウエハ2の表面に形成される複数のチップ用パッド3とを含んで構成され る。チップ用パッド3は、メモリチップ1が実装される基板との電気的接続を行 うための接続端子である。

このようにして半導体ウエハ2に複数のメモリチップ1が形成された状態で、次に、メモリチップ1のそれぞれについて良否検査を行う(第2の工程)。例えば、各メモリチップ1に形成されたチップ用バッド3に検査用プローブを押圧して電気的に接触させることにより、各種の機能試験を実施する。各メモリチップ1の良否検査を半導体ウエハ2の全体を単位として行うことにより、すなわち、半導体ウエハ2に形成された複数のメモリチップ1の良否検査を一度に行うことにより、検査効率の向上を図っている。

次に、第2の工程における良否検査の結果に基づいて、図1 (c) に示すように、良品と判定されたメモリチップ1を1個あるいは複数個(2個または4個)を単位として切り分ける(第3の工程)。

図3は、半導体ウエハ2に形成された複数のメモリチップ1の切り分け方法の 一例を示す図である。図3(a)は、上述した第2の工程における各メモリチッ ア1の良否検査の結果を示す図であり、〇印は良品と判定されたメモリチップ1を、×印は不良品と判定されたメモリチップ1をそれぞれ示している。また、図3(b)は、図3(a)において良品と判定されたメモリチップ1をどのように切り分けるかを示す図であり、実線で囲まれた範囲が切り分けの単位を示している。上述したように、メモリチップ1は、1個あるいは複数個(2個または4個)を単位として切り分けられるが、なるべく多くの個数をひとまとまりとして切り分けることが好ましい。したがって、図3(b)に示す切り分け方法は、4個のメモリチップ1を切り出すことができる場合は4個を切り分け、4個のメモリチップ1を切り出すことができない場合は2個を切り分け、2個のメモリチップ1を切り出すことができない場合は2個を切り分けるという手順となる。図3(a)に示した良否検査の結果に対してこの切り分け方法を適用した場合には、図3(b)に示すように、4個のメモリチップ1を切り分けたものが1組、2個のメモリチップ1を切り分けたものが3組取り出される。このようにして、1個あるいは複数個からなる半導体装置が製造される。

次に、図1(d)に示すように、切り分けたメモリチップ1を基板4に実装して、最終的に、メモリチップ1を4個取りしたメモリモジュール10a、2個取りしたメモリモジュール10cのいずれりたメモリモジュール10cのいずれかを完成させる(第4の工程)。例えば基板4への実装方法としては、メモリチップ1に形成されたチップ用バッド3と基板4に形成された電極(図示せず)とをボンディングワイヤを用いて接続する。

メモリチップ1を4個取りしたメモリモジュール10aは、例えば各メモリチップ1のピット構成を16M×4ピットとすると、メモリモジュール10aを実装する基板 (図示せず) の配線の仕方によって、16M×16ピット、32M×8ピット、64M×4ピットのいずれかのメモリ素子として用いることができる。また、メモリモジュール10aは、単一のメモリ素子と同様に取り扱うことができるため、他の基板等への実装工程の簡略化が可能となる。

同様に、メモリチップ1を2個含んだメモリモジュール10bは、各メモリチップ1のピット構成を16M×4ビットとすると、メモリモジュール10bを実

装する基板の配線の仕方によって、16M×8ピット、32M×4ピットのいずれかのメモリ素子として用いることができる。また、メモリモジュール10bは、単一のメモリ素子と同様に取り扱うことができるため、他の基板等への実装工程の簡略化が可能となる。

このように、半導体ウエハ2に同一のメモリチップ1を複数個形成し、これらのメモリチップ1のうち、良否検査によって良品であると判定されたもののみを切り分けてメモリモジュール10が製造されるため、メモリモジュール10に含まれる一部のメモリチップ1が不良品であるためにメモリモジュール10全体が不良品となってしまうことがなく、メモリモジュール10の製造の際の不良率を低減することができる。

また、半導体ウエハ2全体を単位としてその半導体ウエハ2に形成された複数のメモリチップ1の良否検査を一度に行っているため、検査の効率を上げることができる。さらに、メモリチップ1は、1個あるいは複数個(2個または4個)を単位として半導体ウエハ2から切り分けられるが、なるべく多くの個数をひとまとまりとして切り分けて、すなわちなるべく4個ずつ切り分けているため、メモリチップ1を4個取りしたメモリモジュール10aを効率よく製造することができる。

また、メモリモジュール10aやメモリモジュール10bは、半導体ウエハ2に形成されたメモリチップ1を複数個まとめて切り分けたものが実装されている。すなわち、複数のメモリチップ1が互いにつながった状態で実装されるため、半導体ウエハ2からメモリチップ1を1個ずつ切り出し、各メモリチップ1同士の間隔をとって実装してメモリモジュールを形成する場合と比較すると、高密度実装による部品の小型化が可能になる。また、一度に複数の半導体チップ1を実装することができるため、製造工程を簡略化することが可能となる。

次に、本発明を適用した第2の実施形態のメモリモジュールについて説明する。本実施形態のメモリモジュールは、チップサイズパッケージ(CSP; Chip Siz e Package) 実装技術によって製造される。図4は、本実施形態のメモリモジュールの製造工程を示す図である。

まず、図4(a)および(b)に示すように、半導体ウエハ12を導入し、こ

の半導体ウエハ12に同一のメモリチップ11を形成する(第1の工程)。図4 (b)の点線で囲まれた複数の各領域は、CSP実装後のメモリチップ11の1単位(切り分けの最小単位)を示している。次に、複数のメモリチップ11が形成された状態の半導体ウエハ12全体を対象として、図4(c)に示すように、配線と樹脂封止を行った後に端子を形成するCSP実装を行う(第2の工程)。

図5は、CSP実装されたメモリチップ11の拡大断面図である。図5に示すように、CSP実装されたメモリチップ11は、半導体ウエハ12、配線パターン13、ピア・ポスト14、パリヤ・メタル15、樹脂層16、半田ポール17を含んで構成される。

配線パターン13は、半導体ウエハ12の表面に形成された金属薄膜をレジストで加工した後、電解メッキ処理を施すことにより形成される。ピア・ポスト14は、配線パターン13に接続されており、その頂上部にはパリヤ・メタル15が形成される。樹脂層16は、半導体ウエハ12の表面を封止している。樹脂層16は、ピア・ポスト14の高さとほぼ等しい厚さを有しており、樹脂封止したときにパリヤ・メタル15が外部に露出するようになっている。半田ボール17は、メモリチップ11が実装される基板との電気的接続を行うための接続端子である。

このようにして半導体ウエハ12に形成された複数のメモリチップ11がCS P実装された状態で、次に、各メモリチップ11の良否検査を行う(第3の工程)。例えば、各メモリチップ11に対応して形成された半田ボール17に検査 用プローブを押圧して電気的に接触させることにより、各種の機能試験を実施する。メモリチップ11の良否検査を半導体ウエハ12の全体を単位として行うことにより、すなわち、半導体ウエハ12に形成された複数のメモリチップ11の良否検査を一度に行うことにより、検査効率の向上を図っている。

次に、第3の工程における良否検査の結果に基づいて、図4(d)に示すように、良品と判定されたCSP実装後のメモリチップ11を1個あるいは複数個(2個または4個)を単位として切り分けることにより、最終的に、メモリチップ11を4個取りしたメモリモジュール20a、2個取りしたメモリモジュール20b、1個取りしたメモリモジュール20cのいずれかを完成させる(第4の

工程)。具体的な切り分け方法は、上述した第1の実施形態において、図3に示した切り分け方法が適用される。

このように、半導体ウエハ12に同一のメモリチップ11を複数個形成した後にCSP実装を行い、CSP実装後の各メモリチップ11のうち、良否検査によって良品であると判定されたもののみを切り分けて半導体装置としてのメモリモジュール20が製造されるため、メモリモジュール20に含まれる一部のメモリチップ11が不良品であるためにメモリモジュール20全体が不良品となってしまうことがなく、メモリモジュール20を製造する際の不良率を低減することができる。

また、メモリモジュール20aやメモリモジュール20bは、半導体ウエハ12から複数のメモリチップ11をまとめて切り出したものが実装される。このため、半導体ウエハ12からメモリチップ11を1個ずつ切り出した後に各メモリチップ1の間隔をとって実装してメモリモジュールを形成する場合と比較すると、高密度実装による部品の小型化が可能になる。特に、CSP実装を行っているため、実装面積が最小になる。また、良否パターンに基づいて、できるたけ多くのメモリチップ11を含むようなメモリモジュール20a等の切り出しが行われるため、多数個取りのメモリモジュール20a等を効率よく製造することができる。

本発明は、上記実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、上述した第1の実施形態の半導体ウエハ2に含まれる各メモリチップ1は、対応する端子同士を各メモリチップ1内の配線によって相互に接続するようにしてもよい。例えば、各メモリチップ1の電源端子には共通の電源電圧が印加され、クロック端子には共通の動作クロック信号が入力される。同じ電圧が印加される端子同士あるいは同じ信号が入力される信号同士を各メモリチップ1を形成する際に接続しておいて、4個あるいは2個を同時に切り出す場合には、4個あるいは2個のメモリチップ1の中のいずれか一つに対して、共通の電圧を印加し、あるいは共通の信号を入力するようにする。このように、各メモリチップ1の内部で相互に配線を行うことにより、複数のメモリチップ1とこれを実装する基板4との間の配線量を減らすことができ、実装工程の簡略化が可能になる。

但し、隣接する各メモリチップ1をどのように組み合わせて切り出すかは、良 否検査を行うまでわからないため、図6に示すように、隣接する全てのメモリチップ1同士の同じ端子を相互に配線しておくことが好ましい。また、一例として電源端子やクロック端子を相互に接続する場合を説明したがその他の端子、例えばアドレス端子やデータ端子を相互に接続するようにしてもよい。同じアドレス端子同士を接続すると、例えば1個のメモリチップ1のピット構成を16M×4ピットとしたときに、2個のメモリチップ1を同時に切り出すメモリモジュール10bでは16M×8ピットのピット構成を少ない配線量で容易に実現でき、4個のメモリチップ1を同時に切り出すメモリモジュール10aでは16M×16ピットのピット構成を少ない配線量で容易に実現できる。また、同じデータ端子同士を接続すると、例えば1個のメモリチップ1のピット構成を16M×4ピットとしたときに、2個のメモリチップ1を同時に切り出すメモリモジュール10bでは32M×4ピットのピット構成を少ない配線量で容易に実現でき、4個のメモリチップ1を同時に切り出すメモリモジュール10aでは64M×4ピットのピット構成を少ない配線量で容易に実現できる。

同様に、上述した第2の実施形態の半導体ウエハ12に含まれる各メモリチップ11の対応する端子同士を配線によって相互に接続するようにしてもよい。但し、この場合には、半導体ウエハ12において各メモリチップ11の端子同士を相互に接続する場合の他に、CSP実装を行う際に形成する配線(図5に示した配線パターン13)を用いて各メモリチップ11の端子同士を相互に接続するようにしてもよい。

また、上述した実施形態では、各メモリチップ1のピット構成を16M×4ピットとしたが、他のピット構成でもよく、また、異なるピット構成あるいは容量のメモリチップ1を組み合わせてもよい。また、上述した実施形態では、半導体チップとしてメモリチップを用い、半導体装置としてのメモリモジュールを製造する場合を例にとって説明したが、メモリチップ以外の半導体チップ、例えば、プロセッサチップやASIC等の各種チップを用いて半導体装置を製造する場合に適用することができる。

また、上述した第1の実施形態では、複数個あるいは1個ずつ切り出したメモ

リチップ1を基板4上に実装してメモリモジュール10を形成したが、メモリチップ1をパーソナルコンピュータのマザーポード等に直接実装するようにしてもよい。

## 産業上の利用可能性

上述したように、本発明によれば、良否検査の結果に応じて1あるいは複数個を単位として半導体ウエハから半導体チップを切り分けているため、複数個の半導体チップによって構成される高密度実装が可能な半導体装置を製造したときに、その中の一部の半導体チップが不良品であるために半導体装置全体が不良品になるということがなく、半導体装置を製造する際の不良率を低減することができる。また、複数個の半導体チップからなる半導体装置をその後の工程で用いることができるため、単一の半導体チップからなる半導体装置を複数個組み合わせて用いる場合に比べて、その後の工程を簡略化することができる。

## 請求の範囲

- 1. 半導体ウエハに複数の同一の半導体チップを形成した後に、各半導体チップの良否検査の結果に応じて1あるいは複数個を単位として前記半導体チップを切り分けることにより形成することを特徴とする半導体装置。
- 2. 前記半導体チップはメモリチップであることを特徴とする請求の範囲第1項記載の半導体装置。
- 3. 半導体ウエハに形成された複数の同一の半導体チップに対して配線、樹脂封 止、端子形成を行った後に、各半導体チップの良否検査の結果に応じて1あるい は複数個を単位として前記半導体チップを切り分けることにより形成することを 特徴とする半導体装置。
- 4. 前記半導体チップはメモリチップであることを特徴とする請求の範囲第3項記載の半導体装置。
- 5. 半導体ウエハに複数の同一の半導体チップを形成する第1の工程と、

前記半導体ウエハに形成された複数の前記半導体チップのそれぞれの良否検査 を行う第2の工程と、

前記良否検査の結果に基づいて1あるいは複数の前記半導体チップを切り分ける第3の工程と、

を備えることを特徴とする半導体装置の製造方法。

- 6. 前記半導体チップはメモリチップであることを特徴とする請求の範囲第5項 記載の半導体装置の製造方法。
- 7. 前記良否検査の後に行われる複数の前記半導体チップの切り分けは、4個が可能な場合には4個をひとまとまりとして、4個が不可能であって2個が可能な場合には2個をひとまとまりとして、2個が不可能な場合には1個ずつ行うことを特徴とする請求の範囲第5項記載の半導体装置の製造方法。
- 8. 半導体ウエハに複数の同一の半導体チップを形成する第1の工程と、

前記半導体ウエハ上に形成された複数の前記半導体チップに対して配線、樹脂 封止、端子形成を行う第2の工程と、

前記第2の工程によって形成された前記端子を用いて、前記半導体ウエハに形成された複数の前記半導体チップのそれぞれの良否検査を行う第3の工程と、


前記良否検査の結果に基づいて1あるいは複数の前記半導体チップを切り分ける第4の工程と、

を備えることを特徴とする半導体装置の製造方法。


- 9. 前記半導体チップはメモリチップであることを特徴とする請求の範囲第8項記載の半導体装置の製造方法。
- 10. 前記良否検査の後に行われる複数の前記半導体チップの切り分けは、4個が可能な場合には4個をひとまとまりとして、4個が不可能であって2個が可能な場合には2個をひとまとまりとして、2個が不可能な場合には1個ずつ行うことを特徴とする請求の範囲第8項記載の半導体装置の製造方法。

## 要約魯


高密度実装が可能な半導体装置を製造する際の不良率を低減することができ、しかも工程の簡略化が可能な半導体装置およびその製造方法を提供することを目的とする。半導体ウエハ2に同一のメモリチップ1を複数個形成した状態で、各メモリチップ1の良否検査を一度に行い、良品と判定されたメモリチップ1を4個、2個あるいは1個単位で半導体ウエハ2から切り出し、基板4に実装してメモリモジュール10を完成させる。




(a)



(b)



(d)









図3




·.

図4






(b)



(c)



(d)




図5




図6

